回到首頁
個人.家庭.數位化 - 數位之牆



產業動態 諾發系統發表強化抑制鑲嵌技術
知路創意行銷 本新聞稿發佈於2009/04/22,由發布之企業承擔內容之立場與責任,與本站無關

諾發系統發表強化抑制鑲嵌技術提供32奈米無缺陷之銅導線製程能力 獨特的製程設備和化學程序延伸銅製程製造能力

 
■ 發布/輪播新聞稿 新聞稿直達14萬電子報訂戶刊登新聞稿:按此 想在你的Blog上輪播產業動態按此
 


自進入銅金屬鑲嵌製程,對積體電路元件製造最重要的挑戰,是填入高縱深比的連結導線卻而無空隙。在新技術節點連續縮小尺寸要求下,增加了銅晶種及銅電鍍的複雜性,在嚴格的產品良率和可靠性要求下,重點放在減少缺陷。銅互連導線間的缺陷可由多種因素造成,包括圖案蝕刻後殘留,不連續的銅屏障或銅晶種層,銅電鍍過程中不良成核及電鍍和沉積。克服這些互連導線尺度縮小挑戰最重要的挑戰,是增加記憶體單位密度、縮小晶片封裝尺寸和增強迴路功能用途。積體電路元件製造商需要解決這些問題來達成下一代的消費性應用產品需求,如固態硬碟和智慧型手機。

為了解決先進銅連結導線製造上的挑戰,諾發系統的研究人員研究出一種創新銅電鍍製程稱為強化抑制鑲嵌 Suppression-Enhanced Fill™ (SEF)的技術, 能擴及32奈米製程的缺陷排除能力。強化抑制鑲嵌過程採用諾發公司SABRE® Extreme平台獨特的能力,能加強抑制在晶圓上以及導線溝渠邊牆上緣的電流,同時允許銅沉積迅速從底部開始。此外,強化抑制鑲嵌增加銅電鍍初期銅晶種成核密度和減少銅晶種的溶解的可能性,導致銅電鍍鑲嵌是可以更容易地整合到今日的銅屏障層和銅晶種層。圖片顯示使用強化抑制鑲嵌填補32奈米結構的結果,代表這是一個成熟的無缺陷填洞能力。

諾發公司電鍍鑲嵌事業群技術總監Andrew McKerrow博士表示:「我們的目標是提供強化抑制鑲嵌的電鍍工藝,使我們的客戶利用最小製程變化和資本支出來過渡到32奈米技術節點。我們的先進的記憶體和邏輯元件晶元製造客戶已應用強化抑制鑲嵌 在的32奈米技術節點,並已成為延伸到2x奈米銅互連導線技術的重要部份。」

欲了解更多有關新強化抑制鑲嵌技術在32奈米要求,請瀏覽:
http://www.novellustechnews.com/ecd/en/sef-for-32-nm-cu-interconnects.aspx

關於諾發電化學沉積技術:
對量產製造45奈米及更先進應用的積體電路晶元而言,諾發先進的銅電化學沉積硬體,製程和化學工藝等相結合成領先業界的生產力,提供先自下而上的,無缺陷的填充著先進積體電路元件結構。世界上有十分之九的銅晶圓生產製造就是採用SABRE Electrofill ®系統。

- 新聞稿有效日期,至2009/05/23為止


聯絡人 :黃竹齡
聯絡電話:6600-0148
電子郵件:ehuang@bmags.com

上一篇:IR SmartRectifier IC提升效率 整流器溫度減低
下一篇:科學園區管理局與經濟部工業局委託交通大學開辦培訓課程(優惠價等您來喔)

 
搜尋本站


最新科技評論

共享經濟:以人民的名義爭奪流量入口 - 2017/06/18

影音網站的未來(三) PGC孵化IP,直播更接近長尾 - 2016/10/16

影音網站的未來(二)短影音適合往社交和工具發展 - 2016/10/09

影音網站的未來(一)長尾效應與頭部效應無法兼顧 - 2016/10/02

大部分O2O 模式違反網際網路經濟特性 - 2015/02/08

融資是怎麼回事(下)什麼人能拿到投資 - 2015/01/04

融資是怎麼回事(中)讀懂投資人的唇語 - 2014/12/21

融資是怎麼回事(上)融資是迭代的過程 - 2014/12/14

奢品服務業O2O 興起,網際網路創業者的新機會 - 2014/07/20

■ 訂閱每日更新產業動態
RSS
RSS

當月產業動態

Information

 

 

 

 




個人.家庭.數位化 - 數位之牆

欲引用本站圖文,請先取得授權。本站保留一切權利 ©Copyright 2008, DigitalWall.COM. All Rights Reserved.
Question ? Please mail to service@digitalwall.com

歡迎與本站連結!