針對同步鎖相應用，Si5342為業界最低抖動的時脈產生器，該元件能克服種種挑戰，提供5 ps pk-pk的抖動效能，綽綽有餘地滿足現有和包括3G-SDI (SMPTE 424M)在內的新興視訊標準所需。由於符合這些標準後還有大幅餘裕，因此抖動預算除分配給時脈生成外，還能被運用至系統中其他的元件，如此能簡化元件的選擇和設計。

Si5324將所有鎖相迴路元件置入一個高度整合的元件中，免除需要多個鎖相迴路晶片、外部濾波器以及VCXO元件的需求。基於Silicon Labs的專利DSPLL®技術，Si5324具備完全整合、數位程式化的迴路濾波器，可支援介於4至525 Hz範圍間的迴路頻寬，以及一個低相位雜訊內部VCO。DSPLL®技術能讓Si5324在提供抖動濾波的同時，還能除去介於迴路濾波器和VCXO元件間敏感的雜訊進入點，以降低設計複雜度並簡化線路佈局。任何速率的功能讓Si5324能在不進行任何元件變更的情況下，得以生成並同步所有共用的高解析度視訊和音訊參考頻率，讓單一設計可適用於多種應用，並簡化設計的再利用(design re-use)。

「正是Silicon Labs的專利DSPLL技術，讓Si5324能大幅簡化廣播視訊系統中的離散式時序架構。」Silicon Laboratories副總裁Dave Bresemann表示，「藉由消耗不到整體3G-SDI抖動預算的十分之一，並提供任何速率頻率的彈性，Si5324有助客戶在一開始時便先馳得點，並針對多重頻率應用實現單一晶片的設計，可大幅節省時間、系統成本和資源的耗費。」

搭配Si5324，Silicon Labs也提供相當適用於廣播視訊應用的石英晶體振盪器(XO)和 VCXO。Silicon Labs的Si590/591/595 XO/VCXO產品系列提供極具成本效益的低抖動時脈生成，並支援介於10至525 MHz之間的任意頻率、任意格式(CMOS、LVDS、LVPECL、CML)，以及任何供應電壓(1.8、2.5或3.3 V)，並保證抖動低於1 ps rms(極大值)。Si59x系列為Silicon Labs振盪器的最新產品系列，其中包括單一、雙重、四重和任何速率I2C可程式化XO/VCXO，這些元件能大幅簡化多重速率HD SDI應用中的時脈生成並降低材料成本。Silicon Labs前置作業時間為兩週，提供任何頻率/格式/VDD/穩定度的XO/VCXO，沒有一次性工程(NRE)或最低訂購數量(MOQ)的限制。

價格和供貨
Si5324採用極省空間的36-lead、6×6 mm QFN封裝方式，目前已提供樣品及量產。在一千顆採購量時，Si5324的單價介於17.95至57.20美元之間，依照輸出頻率範圍(A/B/C/D速度等級)而定。Si590/591/595 XO/VCXO現則採用5×7 mm產業標準封裝供貨。在一萬顆採購量時，Si590/591 XO的單價介於4.08至8.50美元，Si595 VCXO的單價介於4.89至11.48美元之間，皆視頻率和穩定度而定。歡迎至www.silabs.com/buyxo網站購買、申請樣品或建立元件型號。

關於Silicon Laboratories (芯科實驗室有限公司)
Silicon Laboratories是領先業界的高效能類比與混合訊號IC創新廠商，擁有世界一流的工程團隊。這些設計人員以最豐富的混合訊號設計知識，發展出種類廣泛和易於使用的各種高整合產品，提供客戶強大效能、精巧體積和低耗電等優勢。這些專利解決方案可用於各種市場與應用，包括消費性、通訊、電腦、工業和汽車電子。

Silicon Labs是一家總部位於美國德州奧斯丁 (Austin, Texas) 的跨國企業，該公司的營運、銷售與設計業務遍及世界各地。Silicon Labs致力招募最優秀的人才，開發改變整個產業的創新產品，進而為客戶成功做出貢獻。欲知更詳細的Silicon Labs公司資訊，請至以下網站查詢：www.silabs.com。

前瞻性聲明
本新聞稿可能包含Silicon Laboratories根據目前預期所做出的前瞻性聲明。這些前瞻性聲明包含風險與不確定因素。多項重要因素可能導致實際結果與前瞻性聲明所示之結果出現 重大差異。關於可能影響Silicon Laboratories的財務結果以及導致實際結果與前瞻性聲明所示之結果出現重大差異的各種因素說明，請參閱Silicon Laboratories提交給美國證卷交易委員會 (SEC) 之報告。Silicon Laboratories沒有意願或義務因為新資訊、未來事件或其它理由而更新或修改任何前瞻性聲明。

- 新聞稿有效日期，至2009/10/14為止

上一篇：虹晶於ARM多媒體論壇分享Android平台開發經驗
下一篇：Cypress推出全新PSoC 3與PSoC 5可編程系統單晶片架構