回到首頁
個人.家庭.數位化 - 數位之牆



產業動態 高速數位電路SI/EMI Layout實務設計(原理探討)
台大慶齡工業研究中心 本新聞稿發佈於2010/02/07,由發布之企業承擔內容之立場與責任,與本站無關

高速數位電路佈局設計、除錯、量測與電磁干擾成為當今工程師不可或缺的知識。因此,本次課程的目標在於透過詳細的物理機制解釋,以期了解高速數位電路系統相關重要的電氣特性,進而使相關工程師「有所依據」來完成除錯與量測的「後端工作」,但更希望在電子產品「前端」的「佈線與設計」時就能達到SI/EMI Design-in的層級,以其提升公司相關的研發與設計能力,並能達到「縮短電子產品開發時程與節省成本」的目標。

 
■ 發布/輪播新聞稿 新聞稿直達14萬電子報訂戶刊登新聞稿:按此 想在你的Blog上輪播產業動態按此
 


1. Concept of High-Speed Digital System Design
1).何謂「高速」? 何謂「高頻」? 介紹高速數位系統的基本觀念、雜訊種類與成因介紹。
2).EMI設計的新策略。
3).數位信號與其EMI頻譜的關係。
4).Rining的成因與EMI頻譜的關係與設計準則。
2. Transmission Line Fundamentals
高速數位電路設計時必備的「基本傳輸線原理」。
1).阻抗物理意義。
2).PCB Trace種類其傳播速度與延遲時間的成因解析。
3).相關「Layout Guideline」的原理與成因解析。
3. Concept of Return Current Path
1).何謂「回流路徑」? 其物理的意義為何?
2).不同佈線結構下的回流路徑說明。
3).不連續回流路徑對於SI/PI/EMI的影響與其相關「Layout Guideline」的原理與成因解析。
4).回流路徑與接地雜訊(Ground Bounce)的關係。
4. Crosstalk
1).串音雜訊的「物理機制」?
2).「3-W Rule」真的都可以適用嗎?您會懷疑嗎?解析之。
3).串音如何帶出EMI問題?設計時需注意的準則探討。
4).如何利用其串音雜訊成因來了解電路設計時需注意的準則,與控制降低串音雜訊的方法說明。
參加對象:PCB或是Package相關電子產品之硬體工程師(Hardware Engineer)、設計工程師( Design Engineer)、佈線工程師(Layout Engineer)、除錯工程師(Debug Engineer)、應用工程師(Application Engineer)、量測工程師(Measurement Engineer)與電磁干擾工程師(EMI Engineer)或對本課程有興趣者。
*請至慶齡中心網頁WWW.TL.NTU.EDU.TW/→點選【科技化產業】線上報名
上課地點:106台北市大安區基隆路三段130號 (台大嚴慶齡工業研究中心)

- 新聞稿有效日期,至2010/03/10為止


聯絡人 :李詩涵
聯絡電話:02-23628136#48
電子郵件:doya0116@tl.ntu.edu.tw

上一篇:數位影像處理與電腦視覺應用
下一篇:研揚發佈最新的ETX CPU模組-ETX-945GSE

 
搜尋本站


最新科技評論

共享經濟:以人民的名義爭奪流量入口 - 2017/06/18

影音網站的未來(三) PGC孵化IP,直播更接近長尾 - 2016/10/16

影音網站的未來(二)短影音適合往社交和工具發展 - 2016/10/09

影音網站的未來(一)長尾效應與頭部效應無法兼顧 - 2016/10/02

大部分O2O 模式違反網際網路經濟特性 - 2015/02/08

融資是怎麼回事(下)什麼人能拿到投資 - 2015/01/04

融資是怎麼回事(中)讀懂投資人的唇語 - 2014/12/21

融資是怎麼回事(上)融資是迭代的過程 - 2014/12/14

奢品服務業O2O 興起,網際網路創業者的新機會 - 2014/07/20

■ 訂閱每日更新產業動態
RSS
RSS

當月產業動態

Information

 

 

 

 




個人.家庭.數位化 - 數位之牆

欲引用本站圖文,請先取得授權。本站保留一切權利 ©Copyright 2008, DigitalWall.COM. All Rights Reserved.
Question ? Please mail to service@digitalwall.com

歡迎與本站連結!