回到首頁
個人.家庭.數位化 - 數位之牆



產業動態 台大慶齡8/20開辦高速差模信號之SI/EMI Layout設計原理
台大慶齡工業研究中心 本新聞稿發佈於2010/07/22,由發布之企業承擔內容之立場與責任,與本站無關

課程名稱:高速差模信號之SI/EMI Layout設計原理與實務 Layout Guideline探討講師透過簡易的物理機制解釋,使學員們能夠了解與課程大綱主題相關「SI/EMI Layout Guidelines」的原理與成因,掀開高速「差模信號 (Differential Signals)」的神秘面紗,一解您長久以來的些許疑惑,並藉以建立正確的SI/EMI Layout設計觀念。

 
■ 發布/輪播新聞稿 新聞稿直達14萬電子報訂戶刊登新聞稿:按此
 
近幾年來高速數位訊號之傳送標準在不斷日新月異、推陳出新的飆速之下,使得相關工程師 (如:IC、Package與PCB相關電子產品之佈局工程師(Layout Engineer)、訊號完整性工程師( Signal Integrity Engineer)、設計工程師( Design Engineer)、硬體工程師(Hardware Engineer)、除錯工程師(Debug Engineer)、應用工程師(Application Engineer)、量測工程師(Measurement Engineer)與電磁干擾工程師(EMI Engineer)、、、等等。) 在來不及更新與有限的舊知識裡,往往對這高速數位信號傳送標準的訊號完整性(Signal Integrity:SI)與電磁干擾(EMI)感到十分困擾、無助與困惑,其影響公司相關產品之研發與生產甚鉅,實不可忽視。
有鑒於此,台大嚴慶齡工業研究中心特地聘請在此領域有相當理論與豐富實務經驗的講師,針對各種高速數位訊號傳送標準(如:USB、HDMI、PCI Express、SATA、LVDS、DVI、Display port、HyperTransport 、1394、、、等等。) 的共同傳輸高速數位訊號的方式-差模信號 (Differential Signals) ,進行其SI與EMI Layout設計原理與實務Layout Guidelines來探討與分析。該講師在本中心之教學成效頗獲學員一致好評,因此本課程將透過該講師以「簡易之物理機制」,使學員們能夠了解與課程大綱主題相關「SI/EMI Layout Guidelines」的原理與成因,掀開高速「差模信號 (Differential Signals)」的神秘面紗,一解您長久以來的疑惑,並藉以建立正確的SI/EMI Layout設計觀念,進而使其關工程師「有所依據」來完成「除錯、量測」的「後端」與產品「設計、佈線」的「前端」工作,並期望能達到『SI/EMI Design-in』的層級,以提升公司相關的研發與設計能力,達到「縮短電子產品開發時程與節省成本」的目標。
在這景氣轉好之際,更應該提昇自我職場競爭力,名額有限報名請從速哦!
課程內容:一、高速差模信號之特性探討:
1.Differential Impedance, Impedance Control, Velocity, Termination,
2. Return-Current Distribution,
3. Common-Mode Signals, Mixed-mode S-Parameters
4. Crosstalk, Coupling,
5. Edge Effects, Eye Diagram, Jitter
6. Crossing Moat Effects vs. EMI,
7. Skew Effects vs. EMI,
…. and so on.
二、現今各種高速數位差模信號傳送標準之「電氣特性」探討:
USB(3.0, 2.0)、HDMI、Display port、PCI Express、SATA、、LVDS、、、等等各種時下高速數位信號傳送標準之電氣特性說明與比較。
三、高速數位差模信號之「SI/EMI Layout Guidelines」探討:
Trace Segment Length Equalization, Symmetry, Guard Trace, Bends, Splits(Image Planes), Routing Method, Trace Length, Vias, Test Points, ESD/EMI Scheme, Common Mode Filters,….. and so on.
Note 1. SI: Signal Integrity
Note 2.【重要觀念探討】
(1).差模信號真的EMI比較不嚴重嗎?或是?
(2).為何差模信號有較好的共模雜訊抑制能力?
(3).為何差模信號佈線都要求要對稱?
、、、等等。

時間:99年8月20日 上午10:00~12:00,13:40~18:00
地點:新竹科技生活館(新竹科學工業園區工業東二路1號)
參加對象:
IC、Package與PCB相關電子產品之佈線工程師(Layout Engineer)、訊號完整性工程師( Signal Integrity Engineer)、設計工程師( Design Engineer)、硬體工程師(Hardware Engineer)、除錯工程師(Debug Engineer)、應用工程師(Application Engineer)、量測工程師(Measurement Engineer)與電磁干擾工程師(EMI Engineer)、有興趣者、、等等。

課程費用:4800元
1.同公司3人以上享95折優惠。
【團報者注意事項】凡是採團報者,必需同時完成團體繳費,若團報者於訓前辦理退訓,以致團報人數未達團報標準,其餘參訓者恕無法依團報優惠折扣辦理並需辦理差額補繳。


- 新聞稿有效日期,至2010/08/22為止


聯絡人 :鄔小姐
聯絡電話:02-23628136#42
電子郵件:awu@tl.ntu.edu.tw

上一篇:台大慶齡8/21開辦鎖相迴路電路設計_政府補助50%
下一篇:微軟Tech‧Days Taiwan 2010將於9月28日隆重登場



 
搜尋本站


最新科技評論

我在中國工作的日子(十四)阿里巴巴敢給股票 - 2023/07/02

我在中國工作的日子(十三)上億會員怎麼管理 - 2023/06/25

我在中國工作的日子(十二)最好的公司支付寶 - 2023/06/18

我在中國工作的日子(十一)兩個女人一個男人 - 2023/06/11

我在中國工作的日子(十)千團大戰影音帶貨 - 2023/06/04

我在中國工作的日子(九)電視購物轉型電商 - 2023/05/28

我在中國工作的日子(八)那些從台灣來的人 - 2023/05/21

我在中國工作的日子(七)嘉丰資本擦身而過 - 2023/05/14

我在中國工作的日子(六)跟阿福有關的人們 - 2023/05/07

■ 訂閱每日更新產業動態
RSS
RSS

當月產業動態

Information

 

 


個人.家庭.數位化 - 數位之牆

欲引用本站圖文,請先取得授權。本站保留一切權利 ©Copyright 2023, DigitalWall.COM. All Rights Reserved.
Question ? Please mail to service@digitalwall.com

歡迎與本站連結!