回到首頁
個人.家庭.數位化 - 數位之牆



產業動態 賽靈思新一代Vivado設計套件首度公開應用
世紀奧美公關 本新聞稿發佈於2012/07/31,由發布之企業承擔內容之立場與責任,與本站無關

All Programmable FPGA、SoC和3D IC的全球領導廠商美商賽靈思(Xilinx, Inc.;NASDAQ:XLNX)今天宣佈首度開放其新一代設計環境Vivado Design Suite,並為保固期內的ISE® Design Suite客戶免費提供Vivado™ 設計套件2012.2版本。

 
■ 發布/輪播新聞稿 新聞稿直達14萬電子報訂戶刊登新聞稿:按此 想在你的Blog上輪播產業動態按此
 


讓C語言與RTL系統轉換的建置速度加快四倍,並可提升15%效能

All Programmable FPGA、SoC和3D IC的全球領導廠商美商賽靈思(Xilinx, Inc.;NASDAQ:XLNX)今天宣佈首度開放其新一代設計環境Vivado Design Suite,並為保固期內的ISE® Design Suite客戶免費提供Vivado™ 設計套件2012.2版本。這次全面發佈分為兩階段:第一階段的目標在於加快C語言與RTL系統轉換的建置速度,而第二階段則是加速系統級的功能整合。Vivado設計套件2012.2版本不僅提供一個高度整合的設計環境(IDE),更具備完整的新一代系統至晶片級(system-to-IC)設計工具,其中包括:高階合成、具備業界最佳SystemVerilog支援的RTL合成、創新的分析型佈局與繞線、以及以SDC為基礎的先進的時序引擎,可將建置速度提升四倍,並能協助研發業者大幅提高設計生產力。詳細培訓影片,請參見賽靈思線上培訓網頁: http://www.xilinx.com/training/vivado/

Vivado 設計套件加速RTL的系統建置
有鑒於現今設計的規模與複雜度,研發人員面臨許多設計挑戰,常常無法達到自動完成設計的目標。Vivado 設計套件 2012.2版本的佈局與繞線技術採用各種分析技巧加快建置週期,為佈線壅塞、總線路長度與時序等多重與同步設計的方法進行最佳化。對於複雜的設計案,Vivado 設計套件 2012.2版本將能提升15%的效能。相較於ISE設計套件,Vivado 設計套件2012.2版本在速度方面領先1個速度等級,同時和競爭元件相比,Vivado 設計套件 2012.2版本在中階產品系列可帶來超過3個速度等級的高效能優勢,同時在高階產品系列提供了更好的的效能功耗比,更能夠為各系列的低成本產品帶來更佳的效能。

EVE公司執行長、總裁暨創辦人Luc Burgun表示:「能夠成為其中一個Vivado設計套件先期試用計劃成員,我們非常高興看到賽靈思將ASIC等級的工具帶到FPGA產業中。Vivado設計套件具備先進的佈局與繞線演算法,以及精密的設計分析環境,能大幅提升設計生產力,並為我們的產品上市時程帶來莫大的優勢。」

Vivado 設計套件加速C語言的系統建置
賽靈思延續在電子系統級(ESL)設計的領先優勢,針對所有All Programmable 7系列FPGA和Zynq™-7000 EPP SoC元件推出Vivado高階合成(HLS)方案。目前仍在保固期內的ISE Design Suite DSP Edition與System Edition的客戶可免費使用Vivado HLS。設計人員可將其C語言、C++或System C語言編寫的程式碼合成為RTL語言,為複雜的演算法快速了解各種建置架構。Vivado HLS亦藉由建構快速模擬模型來整合系統生成工具,讓客戶快速開發視訊、成像、雷達和基頻無線電等各種應用。Vivado HLS不僅加快演算法的建置,更可將驗證時間縮短1萬倍,並可支援RTL微架構分析,藉以改進系統效能。

中興(中國)通訊公司中央研究院數據中心總工程師劉衡祁表示:「在FPGA設計方面,我們一直使用C語言來開發系統層級模型,用來驗證關鍵的演算法與架構。然而,我們一直面臨一個問題:如何能快速並有效率地把C語言程式碼轉換成硬體描述語言的格式?而賽靈思Vivado 的高階合成方案正可協助我們解決這個問題。我們最近採用C語言來執行一項關鍵演算法,並使用Vivado 高階合成方案成功地把C程式碼轉換成Verilog。我們見證了賽靈思元件優異的功能與效能表現,合作成果也顯示Vivado高階合成方案在FPGA設計流程中非常實用。」

整合與賽靈思聯盟計畫 (Xilinx Alliance Program)
為進一步提升設計生產力,賽靈思持續與不斷增加的聯盟計畫的主要成員加強合作,確保各款IP核心均通過驗證,而各種設計工具都能及時推出以輔助ISE設計套件與Vivado設計套件工具。這樣的合作關係對於Vivado設計套件第二階段的發佈也相當重要,其中包含Vivado IP Integrator(一個互動式設計與驗證環境)和Vivado IP Packager,並提供所有限制資訊、測試程式和相關文件,協助賽靈思、第三方IP廠商和終端客戶將核心、模組和已完成的設計整合成一個封裝。

供應時程
針對尚在保固期內的 ISE Design Suite Logic Edition與Embedded Edition客戶,賽靈思將提供新版本的Vivado 設計套件,而ISE Design Suite DSP Edition與System Edition的客戶則會收到Vivado Design Suite System Edition,且不需支付額外費用。

賽靈思將於明年初Vivado 設計套件第二階段的發佈中,將加入新功能與方法,加速系統整合的時間。請至Xilinx.com下載ISE設計套件與Vivado設計套件的最新版本。同時,客戶亦可上網報名Vivado設計套件的訓練課程。

關於賽靈思
賽靈思公司(Xilinx, Inc.;NASDAQ:XLNX)是全球All Programmable FPGA、SoC與3D ICs的領導廠商。這些業界領先的元件與其新一代設計環境和IP相結合,將能滿足客戶對於可編程邏輯系統整合的多元需求。欲瞭解更多賽靈思公司資訊,請瀏覽www.xilinx.com網站。

- 新聞稿有效日期,至2012/08/31為止


聯絡人 :陳琬愉
聯絡電話:0911435321
電子郵件:nicolewy.chen@eraogilvy.com

上一篇:富士通半導體推出9 KB FRAM新型高頻RFID標籤晶片
下一篇:資策會9/1開辦「創意、簡報技巧與口才訓練」

 
搜尋本站


最新科技評論

共享經濟:以人民的名義爭奪流量入口 - 2017/06/18

影音網站的未來(三) PGC孵化IP,直播更接近長尾 - 2016/10/16

影音網站的未來(二)短影音適合往社交和工具發展 - 2016/10/09

影音網站的未來(一)長尾效應與頭部效應無法兼顧 - 2016/10/02

大部分O2O 模式違反網際網路經濟特性 - 2015/02/08

融資是怎麼回事(下)什麼人能拿到投資 - 2015/01/04

融資是怎麼回事(中)讀懂投資人的唇語 - 2014/12/21

融資是怎麼回事(上)融資是迭代的過程 - 2014/12/14

奢品服務業O2O 興起,網際網路創業者的新機會 - 2014/07/20

■ 訂閱每日更新產業動態
RSS
RSS

當月產業動態

Information

 

 

 

 




個人.家庭.數位化 - 數位之牆

欲引用本站圖文,請先取得授權。本站保留一切權利 ©Copyright 2008, DigitalWall.COM. All Rights Reserved.
Question ? Please mail to service@digitalwall.com

歡迎與本站連結!