德州儀器 (TI) 宣佈針對資料轉換器推出兩款支援 JEDEC JESD204B 序列介面標準的元件，其中 ADS42JB69 是業界首度採用 JESD204B 介面，支援 250 MSPS 最高速的雙通道 16 位元類比數位轉換器 (ADC)；而 LMK04828 則是業界最高效能的時脈抖動清除器，是首款支援 JESD204B 時脈的元件。二者相結合，可為高速系統實現無與倫比的效能。針對傳統平行介面的設計，同時推出業界最快速度並支援 LVDS 介面的 250 MSPS 雙通道 16 位元 ADC ADS42LB69。詳細產品資訊與索取樣品，請參見網頁：http://www.ti.com/jesd204b-prtw。

JESD204B 是一款業界標準序列通訊連結，可簡化資料轉換器與其它裝置之間的數位資料介面，例如 FPGA、DSP 以及 ASIC 等。該標準可減少元件之間的路由，進而大幅降低無線通訊、測量測試及國防航空等應用的輸入/輸出與電路板空間需求。

ADS42JB69 大幅提高系統設計彈性，是唯一一款16 位元 ADC，整合包含0、1 與 2子級等三種所有 JESD204B 子級 (subclass)，實現多重資料轉換器之間的同步工作。此外，ADS42JB69 還支援針對確定性延遲 (deterministic latency) 的最新 JESD204B 標準，無論是否使用外部定時訊號 (timing signal)，均可實現固定傳輸延遲。該元件也與現有 JESD204A 標準相容。

ADS42JB69 與 ADS42LB69 主要特性與優勢
• 最高動態效能大幅提高接收器靈敏度：在 170 MHz 中頻 (intermediate frequency; IF) 下，兩款 ADC 皆可提供 89 dBc 的無寄生動態範圍 (spurious-free dynamic range; SFDR) 效能，比同類競爭產品多達 9 dB，而且支援不含諧波失真 2 (harmonic distortion; HD2) 與 HD3 的 100 dBc SFDR、在相關dBFS完整範圍提供 74.9分貝訊號雜訊比 (SNR) 效能及 100 dB 的通道隔離；
• 高設計彈性支援三個數位介面選擇：
o 支援 JESD204B 介面的 ADS42JB69 可將所需資料介面通道數從 17 個銳減至 5 個，不但明顯減少電路板空間，同時降低設計複雜度；
o ADS42LB69 透過 17 通道雙倍資料速率 (DDR) 低電壓差分訊號 (LVDS) 或 10 通道四倍資料速率 LVDS 支援傳統平行介面設計。
• 簡單的類比輸入介面：支援可程式設計的完整範圍高阻抗類比輸入緩衝器，不但可簡化輸入濾波器設計與驅動器電路系統，還可維持效能表現和整個類比輸入頻率範圍內元件間的可重複性 (repeatability)；
• 最低功耗：ADS42JB69 單一通道功耗為 775 mW，而 ADS42LB69 單一通道功耗僅為 740 mW；
• 接腳相容以確保高設計彈性：最新 ADC 屬於接腳相容的高效能 14 位元產品系列。在 170 MHz IF 下，雙通道 14 位元 250-MSPS ADS42JB49 (JESD204B) 和 ADS42LB49 (LVDS) 可提供 89 dBc 的 SFDR 效能及高達 73.4 dBFS 的 SNR 效能；

結合 16 位元 ADS42JB69 與 LMK04828，為系統設計人員提供簡潔的 JESD204B 序列介面，降低物料清單 (BOM) 成本，並確保無與倫比的高效能。LMK04828 不但提供超低抖動及相位雜訊，同時還可生成實現多重元件同步所需的 JESD204B 子級 1 系統定時參考訊號 (system timing reference signal; SYSREF)。

LMK04828 主要特性與優勢
• 最高效能：245.76 MHz 下，可使用低雜訊電壓控制電晶體振盪器 (crystal oscillator) 模組，實現低於 100fs 的 RMS 抖動 (10 kHz 至 20 MHz)；
• 整合效能及功能的獨特組合：不僅可降低時脈架構的複雜度，同時大幅提高系統效能、減少元件數並降低物料清單 (BOM) 成本；
• 生成 JESD204B 子級 1 SYSREF：高速時脈與 JESD204B SYSREF 伴隨訊號 (companion signal) 配對，提供多達七組子系統 JESD204B 元件的定時同步；
• 更高彈性：
o 雙電壓振盪器控制 (dual voltage-controlled oscillator) 核心，提供 2.5 GHz 或 2.9 GHz運作頻率，七對可程式設計時脈輸出 LVDS設定、低電壓正射極耦合邏輯 (low-voltage positive-emitter-coupled logic; LVPECL) 或高擺幅差分訊號 (high-swing differential signaling; HSDS) 輸出格式，實現最高彈性；
o 輸出對可配置為元件時脈和 SYSREF 或者兩個元件時脈，增加其它實作高速時脈，滿足系統需求；
o 數位延遲、類比延遲及零延遲等可程式設計特性支援各種時脈需求與架構。

工具與支援
以下評估模組 (EVM) 可加速採用最新 16 位元及 14 位元 250 MSPS ADC 的開發工作：
• 支援 JESD204B 介面的 16 位元 ADS42JB69SEK 與 14 位元 ADS42JB49SEK，每套建議售價為999美元；
• 支援 LVDS 介面的 16 位元 ADS42LB69EVM 與 14 位元 ADS42LB49EVM，每套建議售價為399美元。

EVM 可連接 TSW1400EVM 高速資料擷取與模式生成平台以進行資料分析，還可連接 Altera 與 Xilinx 的 FPGA 開發平台。此外，ADS42LB69 與 ADS42LB49 的 IBIS 模型可驗證電路板訊號完整性，現也同步提供。

LMK04828EVM 評估模組現已開始供貨，每套建議售價為 499 美元。時脈設計工具與 CodeLoader 軟體可實現定時解決方案的產品選擇、設計與模擬。

TI E2ETM 社群高速資料轉換器與時脈及定時器論壇為工程師提供支援與 TI 專家諮詢。

- 新聞稿有效日期，至2012/12/05為止

上一篇：更節能省電的BENEVO螢幕訊號分配器，支援超高頻畫質與音效
下一篇：資策會12/1開辦「冠軍銷售提問法-QBS法則」