回到首頁
個人.家庭.數位化 - 數位之牆



產業動態 11月22日 高速數位電路SI/EMI之實務設計準則探討
台大慶齡工業研究中心 本新聞稿發佈於2013/10/17,由發布之企業承擔內容之立場與責任,與本站無關

本次課程目標將針對高速數位電路的SI/EMI 之『實務Layout/Design Guidelines 來探討』,以期對於其實務Layout/Design Guidelines設計原理能有所了解,並期望能達到『SI/EMI Design-in』的層級,以提升公司相關的研發與設計能力,達到「縮短電子產品開發時程與節省成本」的目標。

 
■ 發布/輪播新聞稿 新聞稿直達14萬電子報訂戶刊登新聞稿:按此 想在你的Blog上輪播產業動態按此
 


本次課程的目標將針對高速數位電路(特別是差模信號 ( Differential Signals ),(傳送標準如HDMI、PCI Express、SATA、USB、LVDS、DVI、Display port、HyperTransport 、、、等等))的SI/EMI 之『實務Layout/Design Guidelines 來探討』,並透過「簡易之物理機制」解釋與與學員之「互動討論」,以期對於其實務Layout/Design Guidelines設計原理能有所了解,進而使相關工程師「有所依據」來完成「除錯、量測」的「後端」與產品「設計、佈線」的「前端」工作,並期望能達到『SI/EMI Design-in』的層級,以提升公司相關的研發與設計能力,達到「縮短電子產品開發時程與節省成本」的目標。
※(含知名相關大廠與EMI軟體強調之實務Layout/Design Guidelines)
課程內容
1. 高速數位電路簡介(含SI、PI與EMI簡介)
2. 串音原理介紹
3. 差模訊號( Differential Signals )原理介紹
4. 實務設計準則(Layout/Design Guidelines)探討
(含知名相關大廠與EMI軟體強調之實務Layout/Design Guidelines)
5. Q&A

招生對象
IC、Package、Connector 與PCB 相關電子產品之佈線工程師(Layout Engineer)、訊號完整性工程師( Signal Integrity Engineer)、設計工程師( Design Engineer)、硬體工程師(Hardware Engineer)、除錯工程師(Debug Engineer)、應用工程師(Application Engineer)、量測工程師(Measurement
Engineer)與電磁干擾工程師(EMI Engineer)、有興趣者均可。

報名網址:http://www.tl.ntu.edu.tw/training/,課程分類【科技類】
請務必填上正確可聯繫的Email和電話。

- 新聞稿有效日期,至2013/11/17為止


聯絡人 :鄔小姐
聯絡電話:02-23628136-42
電子郵件:awu@tl.ntu.edu.tw

上一篇:資策會11/13開辦「企業流程分析與模型建構」
下一篇:ams為鋰電池電量監測和平衡推出更簡單耐用的新架構

 
搜尋本站


最新科技評論

共享經濟:以人民的名義爭奪流量入口 - 2017/06/18

影音網站的未來(三) PGC孵化IP,直播更接近長尾 - 2016/10/16

影音網站的未來(二)短影音適合往社交和工具發展 - 2016/10/09

影音網站的未來(一)長尾效應與頭部效應無法兼顧 - 2016/10/02

大部分O2O 模式違反網際網路經濟特性 - 2015/02/08

融資是怎麼回事(下)什麼人能拿到投資 - 2015/01/04

融資是怎麼回事(中)讀懂投資人的唇語 - 2014/12/21

融資是怎麼回事(上)融資是迭代的過程 - 2014/12/14

奢品服務業O2O 興起,網際網路創業者的新機會 - 2014/07/20

■ 訂閱每日更新產業動態
RSS
RSS

當月產業動態

Information

 

 

 

 




個人.家庭.數位化 - 數位之牆

欲引用本站圖文,請先取得授權。本站保留一切權利 ©Copyright 2008, DigitalWall.COM. All Rights Reserved.
Question ? Please mail to service@digitalwall.com

歡迎與本站連結!