回到首頁
個人.家庭.數位化 - 數位之牆



產業動態 新思科技DesignWareMIPI D-PHY縮減晶片面積功耗50%
Synopsys 本新聞稿發佈於2014/09/25,由發布之企業承擔內容之立場與責任,與本站無關

為業界第一個支援MIPI D-PHY v1.2規格的IP,可傳輸高達2.5 Gbps的資料量 同時減少開發影像感測器和顯示器應用裝置的成本

 
■ 發布/輪播新聞稿 新聞稿直達14萬電子報訂戶刊登新聞稿:按此 想在你的Blog上輪播產業動態按此
 


重點摘要:
• 相較業界其他解決方案,新思科技的DesignWare MIPI D-PHY可減少晶片面積和功耗達50%,有助於降低矽晶成本並延長電池續航力。
• 符合MIPI D-PHY v1.2規格,針對高解析度影像應用裝置,可傳輸總計高達20Gbps的資料量。
• 經證明可與新思科技DesignWare MIPI CSI-2和MIPI DSI控制器互通,並結合MIPI驗證IP,藉以提供經驗證的完整解決方案,可降低整合風險。
• 透過可配置(configurability)選項,就能利用同一個SoC進行多個應用設計。

(台北訊) 全球晶片設計及電子系統軟體暨IP領導廠商新思科技(Synopsys)今日宣布,最新的DesignWare® MIPI® D-PHY™較其他解決方案能減少晶片面積和功耗達50%,同時提高每條傳輸通道(lane)的效能至2.5 Gbps ,不但能降低SoC矽晶成本,還能延長行動、消費性和車用裝置的電池續航力。此D-PHY解決方案符合行動產業處理器界面聯盟(MIPI Alliance)制定的MIPI D-PHY v1.2規格,與DesignWare MIPI DSI、CSI-2控制器和驗證IP(VIP)組成一套完整的解決方案,除了降低整合風險外,也能減少SoC晶片連結各種影像感測器和顯示器所耗費的時間。

影像處理器晶片設計公司Movidius公司資深副總裁暨營運長Sean Mitchell說道:「DesignWare MIPI D-PHY提供低功耗、高效能及可配置選項,對我們旗下Myriad 2視覺處理單元(Vision Processing Unit)來說是不可或缺的成功基石。新思科技的高品質MIPI IP解決方案支援業界最新規格和功能,能協助我們以較少的風險,快速將所需功能整合至SoC當中。」

行動產業處理器界面聯盟(MIPI Alliance)主席Joel Huloux表示,過去十年來,新思科技積極參與MIPI聯盟的工作小組,致力於MIPI聯盟技術的開發與推廣。隨著最新DesignWare MIPI D-PHY的問世,新思科技可協助設計人員利用D-PHY v1.2規格中的高效能和低功耗功能,針對高階行動、消費性和車用影像感測器和顯示應用,快速進行SoC的佈署。

是德科技(Keysight Technologies)副總裁暨總經理Jürgen Beck說道:「為了加速上市時程,負責高解析度產品的設計人員需仰賴可協助降低SoC與其他應用介面整合風險的IP。我們的檢測工具輔以新思科技最新的D-PHY IP,有助於整體MIPI生態系的發展。此外,我們也期待能與新思科技就未來MIPI的開發建立合作關係。」

新思科技DesignWare MIPI D-PHY 是在MIPI CSI-2和DSI主機及裝置應用上所使用的實體層(physical layer),可讓行動和嵌入式應用的SoC晶片與影像感測器及顯示器相互連結。同時,DesignWare MIPI D-PHY 是第一個符合MIPI聯盟D-PHY v1.2規格的D-PHY IP,可讓每條傳輸通道(lane)的運行速度達2.5 Gbps。針對高解析度的資料輸出,DesignWare MIPI D-PHY的四條傳輸通道加總起來可支援10 Gbsp的傳輸速度;而八條通道則可達20 Gbps。此外,, DesignWare MIPI D-PHY的可配置選項能讓設計人員減少針對多樣化應用所需的SoC設計數量,以加速上市時程。

新思科技IP及原型建造行銷副總裁John Koeter表示,因應節奏快速、競爭激烈的行動市場,新思科技推出極小面積和超低功耗的D-PHY,協助設計人員設計出不同以往的SoC,以降低矽晶成本和延長電池續航力。新思高品質的IP組合,符合最新MIPI聯盟的標準,讓設計人員得以將最新功能整合至因應行動與消費性市場的SoC當中。

上市時程
最新的DesignWare MIPI D-PHY目前已用於16奈米FinFET製程,預計2015年初將推出28奈米製程的版本。MIPI D-PHY v1.2的VIP已經上市。

關於DesignWare IP
新思科技是一家為SoC設計提供高品質及矽晶驗證(silicon-proven) 的IP解決方案領導廠商。其豐富的DesignWare IP組合包含完整的介面IP解決方案,如控制器(controller)、用於一般通訊協定的實體層(PHY)及新一代驗證(verification)IP、類比IP、嵌入式記憶體、邏輯庫(logic library)、處理器核心以及次系統(subsystem)等。新思科技的IP套件式解決方案(IP Accelerated Initiative)提供IP原型建造套件((IP prototyping kits)、軟體開發套件以及客製化IP次系統,以加速原型建造、軟體開發以及SoC與IP的整合。藉由強大的IP開發方法論以及在品質、IP原型建造、軟體開發和全面性技術支援的大量投入,新思科技協助設計人員加速產品上市時程並降低整合風險。欲獲取更多DesignWare IP相關訊息,請參考下列網站: http://www.synopsys.com/designware

關於新思科技
新思科技加速全球電子市場技術的創新。作為電子設計自動化(EDA)和半導體智財權(IP)領域的領導廠商,新思科技的軟體、IP和設計諮詢服務,有效協助工程師面對設計、驗證、系統和製造中的各種挑戰。自1986年以來,全球各地的工程師們透過Synopsys之技術服務,已經設計和創造了數十億個晶片和系統。更多資訊,請參考:www.synopsys.com。
###

新聞聯繫:

台灣新思科技
何茂宗 電話: (02) 23453020分機55826
吳俊瑩 電話: (03) 5794567 分機 30515

- 新聞稿有效日期,至2014/10/25為止


聯絡人 :李玲嫣/Alice
聯絡電話:(02)27043024#154
電子郵件:Alice.Li@veda.com.tw

上一篇:資策會10/22開辦「商業圖表應用與製作技巧」
下一篇:ADI為12、14和16位元A/D轉換器發表最具省電效率的驅動器

 
搜尋本站


最新科技評論

共享經濟:以人民的名義爭奪流量入口 - 2017/06/18

影音網站的未來(三) PGC孵化IP,直播更接近長尾 - 2016/10/16

影音網站的未來(二)短影音適合往社交和工具發展 - 2016/10/09

影音網站的未來(一)長尾效應與頭部效應無法兼顧 - 2016/10/02

大部分O2O 模式違反網際網路經濟特性 - 2015/02/08

融資是怎麼回事(下)什麼人能拿到投資 - 2015/01/04

融資是怎麼回事(中)讀懂投資人的唇語 - 2014/12/21

融資是怎麼回事(上)融資是迭代的過程 - 2014/12/14

奢品服務業O2O 興起,網際網路創業者的新機會 - 2014/07/20

■ 訂閱每日更新產業動態
RSS
RSS

當月產業動態

Information

 

 

 

 




個人.家庭.數位化 - 數位之牆

欲引用本站圖文,請先取得授權。本站保留一切權利 ©Copyright 2008, DigitalWall.COM. All Rights Reserved.
Question ? Please mail to service@digitalwall.com

歡迎與本站連結!