回到首頁
個人.家庭.數位化 - 數位之牆



產業動態 (政府補助50%學費)台大進階數位系統與實作8/12開課 本課程名額僅有30人
台大慶齡中心 本新聞稿發佈於2006/08/08,由發布之企業承擔內容之立場與責任,與本站無關

本課程由台大電機系吳安宇教授規劃主持,乃利用Verilog硬體描述語言(HDL)及數位邏輯設計能力為基礎,來訓練學員完成複雜的進階數位電路的設計。 線上報名方式: http://www.tl.ntu.edu.tw/online_showdetail_view.asp?ID=934&recorder=CLS200606021747163W1

 
■ 發布/輪播新聞稿 新聞稿直達14萬電子報訂戶刊登新聞稿:按此 想在你的Blog上輪播產業動態按此
 


主辦單位:經濟部工業局
協辦單位:中研院
承辦單位:台大慶齡工業中心
上課時間: 8/12~10/14 每週六 上午 9:00~16:00;共計60小時
本課程乃利用Verilog硬體描述語言(HDL)及數位邏輯設計能力為基礎,來訓練學員完成複雜的進階數位電路的設計。內容包括有撰寫進階的Verilog硬體描述語法、測試平台及電路模擬,並且加強硬體設計、電路合成及系統整合概念。選修本課程的學員將可提升對數位電路晶片與系統設計的能力,並運用有效率的Verilog硬體描述語言來實作出至少有十二項指令且具pipeline/hazard-detection功能之MIPS CPU設計,同時課程中亦特地加強目前最新的信號及電源完整性(Signal/Power Integrity)的設計觀念。
課程內容:
1.Verilog HDL Overview
2.Simulation & Verification
3.Logic Design
4.State Machine Design
5.Synthesis Issue
6.Arithmetic Processors Design
7.FPGA Labs
8.Signal/Power Integrity
9.Digital System Integration
10.Final Project

參加對象:任職於半導體產業暨相關業者之在職人員或有相關技術需求者。
(可獲政府補助50%費用)

課程費用: 總計24,000元;政府補助12,000元;學員自付新台幣 12,000元

報名專線:02-23628136 及 02-23693661 轉分機 48

更多詳細內容請上http://www.tl.ntu.edu.tw/online.asp

- 新聞稿有效日期,至2006/08/30為止


聯絡人 :趙小姐
聯絡電話:02-23628136轉47
電子郵件:tren@tl.ntu.edu.tw

上一篇:台灣通信推出SKYPE系列產品
下一篇:中國電信藉由 Juniper Networks 擴展網路核心

 
搜尋本站


最新科技評論

共享經濟:以人民的名義爭奪流量入口 - 2017/06/18

影音網站的未來(三) PGC孵化IP,直播更接近長尾 - 2016/10/16

影音網站的未來(二)短影音適合往社交和工具發展 - 2016/10/09

影音網站的未來(一)長尾效應與頭部效應無法兼顧 - 2016/10/02

大部分O2O 模式違反網際網路經濟特性 - 2015/02/08

融資是怎麼回事(下)什麼人能拿到投資 - 2015/01/04

融資是怎麼回事(中)讀懂投資人的唇語 - 2014/12/21

融資是怎麼回事(上)融資是迭代的過程 - 2014/12/14

奢品服務業O2O 興起,網際網路創業者的新機會 - 2014/07/20

■ 訂閱每日更新產業動態
RSS
RSS

當月產業動態

Information

 

 

 

 




個人.家庭.數位化 - 數位之牆

欲引用本站圖文,請先取得授權。本站保留一切權利 ©Copyright 2008, DigitalWall.COM. All Rights Reserved.
Question ? Please mail to service@digitalwall.com

歡迎與本站連結!