回到首頁
個人.家庭.數位化 - 數位之牆



產業動態 新思科技針對16奈米FF+製程及10奈米先期設計之工具 獲台積公司認證
Synopsys 本新聞稿發佈於2015/04/20,由發布之企業承擔內容之立場與責任,與本站無關

重點摘要: • 此次獲驗證的內容包含整套數位、signoff以及客製實作(custom implementation)工具。 • IC Compiler的認證內容包含針對16奈米FinFET Plus (16FF+) V1.0版以及針對設計規則手冊(Design Rule Manual,DRM)和電性參數模型(SPICE model)提供的10奈米(最新)版本。

 
■ 發布/輪播新聞稿 新聞稿直達14萬電子報訂戶刊登新聞稿:按此 想在你的Blog上輪播產業動態按此
 
• IC Compiler II目前正進行16FF+ V1.0版本的認證,預計於今年4月底完成認證程序;DRM及SPICE模型的10奈米版本認證將於今年6月完成。


(台北訊) 全球晶片設計及電子系統軟體暨IP領導廠商新思科技(Synopsys)近日宣布,其客製及數位設計工具IC Compiler已獲台積公司16奈米FinFET Plus (16FF+) V1.0版本的認證;同時,該公司針對最新的DRM及SPICE模型的10奈米設計工具也已獲得認證。這項認證代表雙方的共同客戶在16奈米量產設計中可採用新思科技Galaxy™ Design Platform的工具,並能先期參與10奈米製程開發。獲驗證平台所提供的技術包括:繞線規則、實體驗證程序執行檔(physical verification runset)、sign-off萃取(extraction)技術檔案、與SPICE相關的統計時序分析(statistical timing analysis),以及針對FinFET製程的可相互操作製程設計套件(interoperable process design kits,iPDKs)等。

此外,新思科技也正積極與台積公司合作,以便使得新思科技的IC Compiler™ II佈局繞線解決方案能符合16奈米及10奈米製程技術之要求,而這項新工具的功能包括full-flow color enablement、支援CPODE技術、layer optimization、低Vdd時序收斂 (timing closure)以及支援訊號電子遷移(signal electro-migration)等。預定今年4月底及6月即可分別完成16奈米及10奈米版本的認證。

台積公司設計基礎架構行銷事業部資深協理Suk Lee表示:「工具認證加上與新思科技長期的合作關係,將有助於客戶在16FF+製程的產能提升(ramp-up),同時提高客戶在10奈米製程的先期參與度。有了這套經過台積公司認證,由新思科技提供的數位、sing-off及客製實作解決方案,雙方共同的客戶將在提高效能、降低功耗的同時,也能符合上市時程的目標。」

新思科技設計事業群產品行銷副總裁Bijan Kiani說道:「與台積公司就16及10奈米FinFET製程的深厚合作關係,讓雙方客戶得以享有經矽晶驗證(silicon-proven)的FinFET工具,以達成可預期的設計收斂並加速設計生產週期(turnaround time)。藉由這兩項FinFET製程的最新認證技術,設計人員在進行下世代晶片設計時,可充分利用這些能改變市場遊戲規則(game-changing)的實作技術。」

經台積公司認證的主要工具包括:
• IC Compiler II 和IC Compiler:IC Compiler已全面獲得16FF+製程以及10奈米最新DRM 和SPICE模型的認證。針對16FF+製程以及10奈米先期設計起始流程的IC Compiler II認證則將分別於今年4月底及6月完成。
• IC Validator:為FinFET設計提供完整色彩感知(color-aware)的sign-off實體驗證。
• StarRC™萃取解決方案:支援多重曝光(multi-patterning)、顏色感知建模(modeling)和3D FinFET建模。
• PrimeTime®signoff解決方案:提供符合signoff準確度(signoff-accurate)標準的延遲計算(delay calculation)及時序分析(delay calculation),輔以先進波形傳播(waveform propagation),包括超低電壓作用、增強的米勒效應(Miller effect)和電阻率,以及包含在標準化(Liberty Variation Format,LVF)和多重方案(multi-scenario )ECO準則的製程變異(process variation),以加速時序收斂(timing closure)和漏電復原(leakage recovery)。
• PrimeRail:支援準確的靜態及動態IR壓降 (IR-drop)分析、色彩感知電子遷移及電源/接地(power/ground,P/G) EM規則。
• NanoTime:針對10奈米客製巨集(marco)及嵌入式SRAM提供SPICE準確之電晶體層級的靜態時序分析(static timing analysis)。
• DesignWare® STAR Memory System:具備測試、修復及偵測的全面性解決方案,可支援新思科技及第三方嵌入式記憶體。經優化的記憶體測試和修復演算能提供記憶體缺陷的高覆蓋度,包括常見於FinFET記憶體的特殊誤差效果。
• Galaxy Custom Designer®電路圖(schematic)編輯器:在電路圖上呈現屏蔽顏色(mask color)、指定顏色限制條件(constraint)並檢查電路圖上的顏色衝突。
• Laker®層級工具:支援10奈米full-coloring flow,可從Galaxy Custom Designer電路圖中讀取顏色限制條件,並在佈局設計中執行這些條件;在佈局設計中提供設計規則導向的顏色檢查並透過IC Validator整合,以支援色彩感知的驗證和顏色反向註解(back-annotation)。
• HSPICE®、CustomSim™以及FineSim®模擬產品:透過自我加熱效應(self-heating effect)支援10奈米FinFET裝置建模,並針對以FinFET為基礎的最新設計提供準確的電路模擬結果。
• CustomSim支援最新的電子遷移設計(electro-migration)規則、IR壓降分析以及電路過度電性應力(electrical overstress,EOS)偵測。

------------------------------------------------------------------------------------------------------------
關於新思科技
新思科技是為開發日常所需的電子產品及軟體應用的創新公司提供「矽晶到軟體(Silicon to Software™)」解決方案的合作夥伴。身為全球第15大的軟體公司,新思科技長期以來是全球電子設計自動化(EDA)和半導體IP領域的領導者,同時透過旗下Coverity®解決方案,也成為能提供軟體品質及安全測試的領導廠商。不論是針對開發先進半導體系統單晶片(SoC)的設計工程師,或正在撰寫應用程式且要求高品質及安全性解決方案的軟體開發工程師,新思科技都能提供所需的解決方案,以協助工程師完成創新、高品質並兼具安全性的產品。更多詳情請造訪: http://www.synopsys.com

###
新聞聯繫:
台灣新思科技
何茂宗 電話: (02) 23453020分機55826
吳俊瑩 電話: (03) 5794567 分機 30515

- 新聞稿有效日期,至2015/05/20為止


聯絡人 :李玲嫣/Alice
聯絡電話:(02)27043024#154
電子郵件:Alice.Li@veda.com.tw

上一篇:盡情娛樂不傷眼! CHIMEI奇美全新液晶顯示器N系列/A100系列
下一篇:資策會「軟體需求與系統分析實務班」(台北5/16)

 
搜尋本站


最新科技評論

■ 訂閱每日更新產業動態
RSS
RSS

當月產業動態

Information

 

 

 




個人.家庭.數位化 - 數位之牆

欲引用本站圖文,請先取得授權。本站保留一切權利 ©Copyright 2008, DigitalWall.COM. All Rights Reserved.
Question ? Please mail to service@digitalwall.com

歡迎與本站連結!