將White Space最小化並可協調邏輯與物理架構 實現更高電路密度且有效縮短線路佈局時間

2014年1月15日，香港商富士通半導體有限公司台灣分公司宣布，公司成功開發一個專為先進的28奈米SoC (系統單晶片) 元件量身打造的全新設計方法，不僅能實現更高的電路密度，同時也可有效縮短開發時間。採用全新設計方法能夠將電路的密度提高33% (註1)，並可將最終的線路佈局時間縮短至一個月。這種設計方法將整合至富士通半導體的各種全新客製化SoC設計方案中，協助客戶開發RTL-Handoff SoC元件。富士通半導體預計自2014年2月起將開始接受採用這種全新設計方法的SoC訂單。

採用28奈米等頂尖製程技術的SoC元件需要有越來越多的功能與效能，進而要在晶片中佈建越來越多的電路。未來SoC的設計將日趨複雜，開發時間也將會因此較以往增加，同時如何有效解決功耗問題也成為設計業者的更大挑戰。

為因應日趨複雜的SoC設計，富士通半導體所開發出的創新設計方法將能實現更高的電路密度、更短的開發時程和降低功耗，並整合至富士通半導體的各種全新客製化SoC設計方案中，協助客戶開發RTL-Handoff SoC元件。相較傳統的設計流程，設計業者可採用富士通半導體的全新設計方法在同相同大小的晶片中增加33%電路(註1)，更並可將最終的線路佈局時間縮短至一個月。

全新設計方法有效將White Space最小化
全新的獨家設計流程可估算出較容易佈線的平面圖，並根據佈線路徑與時序收斂為內部資料匯流排進行最佳化。這些設計步驟可將無法建置電晶體的White Space數量降到最少，因而可讓晶片容納更多電路。

透過專利技術協調邏輯與物理架構
此專利技術無須更動任何邏輯設計，即可自動針對物理佈線進行網表資料合成，並可提升整體設計的佈線效率和讓時序收斂變得更容易，因而可有效減少最終佈線流程所需的時間，更可達到更高的密度整合度。

富士通半導體是世界級的ASIC供應商，多年來運用在業界累績的傲人成績和專精技術，持續提供一站購足的完整客製化SoC解決方案，其中結合了先進設計建置、製造服務和系統級研究、開發支援等服務。透過上述解決方案，富士通半導體將能支援客戶快速開發高效能及省電的SoC元件。

註1：採用富士通半導體的ASSP元件的驗證結果。

關於香港商富士通半導體有限公司台灣分公司(Fujitsu Semiconductor Pacific Asia Ltd., Taiwan Branch)
香港商富士通半導體有限公司台灣分公司為富士通半導體事業體系之一員，主要負責富士通半導體在台灣市場半導體的銷售業務，提供廣泛且多元化的產品系列與配套解決方案。
香港商富士通半導體有限公司台灣分公司的產品包括： Customized SoC (ASIC), 代工服務，特定應用標準產品（ASSP）和鐵電記憶體。該公司的前身為1996年10月29日成立的新加坡商富士通亞太微電子股份有限公司台灣分公司，並於2010年7月22日正式更名。富士通半導體亞太有限公司與富士通半導體(上海)有限公司共同組成亞太地區的設計、開發及技術支援網路。有關詳細公司資訊，請瀏覽http://cn.fujitsu.com/fsp/tw網站。

- 新聞稿有效日期，至2014/02/14為止

上一篇：ADI推出新一代SigmaDSP®處理器
下一篇：ADI計量表單晶片支援攜帶型保健應用