首批最低密度元件的量產出貨，標誌著經過驗證的小型FPGA解決方案在入門及中階市場的重要里程碑。

AMD Spartan UltraScale+系列產品表

為快速上市奠定堅實基礎
尋求成本最佳化、緊湊型FPGA的工程師也期望簡單易用性以及快速的上市時程。他們需要可程式化設計邏輯、高I/O、強大的安全性以及世界級的可靠性。此外，他們更需要能夠實現一鍵式時序收斂和快速除錯功能的工具。最重要的是，他們需要低風險的上市路徑。Spartan UltraScale+ FPGA由業界領導者採用經過驗證的UltraScale+技術打造註1，正能滿足這些需求。

透過Spartan UltraScale+ FPGA，AMD以其成熟的UltraScale+ FPGA架構著手，該架構提供了效能與低功耗的出色平衡，並具有較長的產品生命週期。在連接性方面，Spartan UltraScale+ FPGA結合了高密度輸入／輸出（HDIO）以實現豐富的3.3V I/O支援，同時還有新的高速XP5IO，並提供業界最高的I/O與邏輯比例註2，由高效能和低功耗架構提供支援。設計人員還可以透過AMD Vivado設計套件實現快速設計收斂和跨專案的輕鬆重複使用，該設計套件支援超過160款AMD FPGA和自行調適SoC。在板級控制和I/O擴展等應用中，時脈速度很少超過150 MHz，使用者可以實現一鍵式時序收斂，從而快速完成設計反覆運算註3。對於需要更高效能的機器視覺、工業和醫療應用，Spartan UltraScale+ FPGA能提供比競爭對手兩個速度等級的優勢註4。

為成本敏感型應用提供全新功能
在此經過驗證的基礎上，Spartan UltraScale+ FPGA為AMD成本最佳化產品組合帶來多項新進展：
• 最先進的安全性，內建硬IP，採用NIST認證的演算法實現後量子密碼。這不僅實現了安全的元件配置，更支援使用者存取專用密碼資源，包括真亂數生成器（TRNG）、物理不可複製功能（PUF）、安全雜湊等。
• 整合式記憶體控制器，支援高達4266 Mb/s的LPDDR4X/5，採用32位元介面，可節省高達15 kLC，讓設計人員能夠轉向更小的元件，進一步降低功耗和成本。
• 全新XP5IO類別支援高達1.8 Gb/s的低電壓差分訊號（LVDS）、3.2 Gb/s MIPI D-PHY及其他高速差分介面。
• 符合PCIe® Gen4標準的硬IP，支援終端和根埠應用。
• 8通道SPI介面支援，可從外部快閃記憶體實現更快的配置和資料傳輸速率。

如同其他AMD成本最佳化元件，Spartan UltraScale+ FPGA的支援包含在免費的AMD Vivado設計套件標準版中，可在單一工具中完成從模擬到驗證的所有工作。請至AMD官方網站下載Vivado設計套件。

©2025年，AMD公司版權所有。AMD、AMD箭頭、Artix、Spartan、UltraScale+、Vivado及上述名稱的組合是AMD公司的商標。PCIe是PCI-SIG公司的註冊商標。本文中使用的其他產品名稱僅供識別之用，可能是其各自所有者的商標。某些AMD技術可能需要第三方啟用。支援的功能可能因作業系統而異。請向系統製造商確認特定功能。沒有任何技術或產品完全安全。

註1：營收數據，Omida競爭格局工具CTL季度半導體市場份額，2023年11月。SUS-012

註2：根據AMD內部於2023年12月的分析，比較AMD Spartan UltraScale+ FPGA與前幾代AMD成本最佳化FPGA的總I/O與邏輯單元比。SUS-001

註3：根據AMD於2024年9月的佈局與繞線測試，使用26個開放核心設計，透過AMD Vivado 2024.1和Lattice Radiant Software 2024.1在預設模式下編譯，Artix UltraScale+ AU10P元件與Lattice Mach LFMXO5元件在150 MHz FMAX目標下進行比較；以及Kintex UltraScale+ KU5P元件與Lattice Avant E70元件在200 MHz FMAX目標下進行比較。佈局與繞線效能會因元件、設計、配置和其他因素而異。VIV-011

註4：根據AMD於2024年7月的分析，計算(16奈米) AMD Artix UltraScale+ AU7P和(16奈米) Lattice Avant E70所有可用速度等級的FMAX良率。實際結果會因架構、元件、速度等級、封裝尺寸、設計、配置和其他因素而異。AUS-009

- 新聞稿有效日期，至2025/07/18為止

上一篇：連續供墨印表機市佔第一品牌Epson 再推三台連續供墨新機
下一篇：山達基教會東開普省新教會盛大開幕